PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-348595

(43)Date of publication of application: 22.12.1994

(51)Int.CI.

G06F 12/08

(21)Application number: 05-163148

(71)Applicant: HITACHI LTD

(22)Date of filing:

07.06.1993

(72)Inventor: KUSHIMA ICHIRO


UMINAGA MASAHIRO

(54) CACHE DEVICE


(57)Abstract:

PURPOSE: To provide a cache device which can leave specific data preferentially in a cache.

CONSTITUTION: Each entry of the cache is provided with a reuse bit for preferentially inhibiting data from being expelled and when only one reuse bit (404) of two sets of entries is true as shown in the figure, the other entry is selected as an expelled entry. When the reuse bits of both the sets are true or false, an entry whose recent bit 402 is false is selected. The instruction word of a load instruction is provided with a bit indicating whether or not there is REUSE designation and when this bit is true, the reuse bit (404) of a cache entry including data accessed by the load instruction becomes true.



(5)



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-348595

(43)公開日 平成6年(1994)12月22日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 12/08

310 Z 7608-5B

審査請求 未請求 請求項の数5 FD (全 9 頁)

(21)出願番号

特願平5-163148

(22)出願日

平成5年(1993)6月7日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6 番地

(72)発明者 久島 伊知郎

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72)発明者 海永 正博

(b)

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内


(74)代理人 弁理士 笹岡 茂 (外1名)

(54)【発明の名称】 キャッシュ装置

(57)【要約】

【目的】 特定のデータを優先的にキャッシュに残して おくことを可能とするキャッシュ装置を提供する。

【構成】 キャッシュの各エントリにデータの追い出しを優先的に阻止する r e u s e ビットを設け、図 1 の場合、2 セットのエントリのうち一方だけの r e u s e ビット (4 0 4) が真になっている場合は、他方のエントリを追い出しエントリとして選択する。両セットの r e u s e ビットとも真、または両セットとも偽になっている場合は、r e c e n t ビット4 0 2 が偽になっているエントリを選択する。ロード命令の命令語にはR E U S E 指定があるかどうかを示すビットを設け、このビットが真であれば、当該ロード命令でアクセスしたデータを含むキャッシュエントリの r e u s e ビット (4 0 4) は真となる。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項 1 】 中央処理装置に接続され、それぞれがデ ータ領域および制御情報領域を有する複数のエントリを 備えるキャッシュ装置において、

エントリ中のデータのキャッシュからの追い出しを優先 的に阻止するreuse情報を前記制御情報の1つとし て設け、

キャッシュ置換時に前記制御情報に基づきキャッシュか ら追い出すエントリを選択しかつ前記 r e u s e 情報の を具備したことを特徴とするキャッシュ装置。

【請求項2】 請求項1記載のキャッシュ装置におい て、前記中央処理装置におけるメモリデータの参照と前 記reuse情報の値の設定をする命令の実行に応じ て、前記エントリにデータを格納すると共に前記 r e u s e 情報の値を設定する手段を具備したことを特徴とす るキャッシュ装置。

【請求項3】 請求項1または請求項2記載のキャッシ ュ装置において、前記キャッシュ装置をセットアソシア ティブ方式としたことを特徴とするキャッシュ装置。 【請求項4】 請求項1または請求項2記載のキャッシ ュ装置において、前記キャッシュ装置を2ウェイ・セッ トアソシアティブ方式としたことを特徴とするキャッシ ュ装置。

【請求項5】 請求項1または請求項2記載のキャッシ ュ装置において、前記reuse情報を1ピット情報と したことを特徴とするキャッシュ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はキャッシュ装置に係り、 特に重複使用されるデータを優先的にキャッシュに残す のに好適なキャッシュ装置に関する。

[0002]

【従来の技術】キャッシュは、髙速に動作するCPUと アクセス速度の遅い主メモリ (以降単にメモリと呼ぶ) の速度のギャップを埋めるために設けられたアクセス速 度の速い小容量の記憶装置である。CPU、キャッシュ とメモリの関係を簡単に示すと図2のようになる。プロ グラムを実行する際、CPUが参照するメモリ内容は、 ばメモリまでアクセスしに行く。キャッシュはCPUに 非常に近く、しかも高速なので、CPUが必要とする多 くのデータがキャッシュ上にあれば、非常に高速な処理 が期待できる。キャッシュが有効に働くには、アクセス 頻度の高いアドレスのデータをキャッシュに置いておく ことが必要である。一般的なプログラムのメモリアクセ スのパターンを解析すると、次のような特徴が現れる場 合が非常に多い。

1. あるのアドレスのデータに対するアクセスは比較的 短い時間内に再発する。

2. ある一定時間内にアクセスされるデータは比較的近 いアドレスに分布する。

前者は「時間的局所性」、後者は「空間的局所性」と呼 ばれる。

【0003】前者の時間的局所性が表すところは「一度 アクセスされたアドレスは近い将来再びアクセスされ る」ということである。すなわち、今アクセスされたデ ータをキャッシュにとっておけば、次回そのアドレスが 再び参照されたときにはそのデータはキャッシュにある 設定されていないエントリを優先して選択する選択手段 10 ためアクセス時間が短くて済む。したがって、通常のキ ャッシュでは、CPUが参照するデータがキャッシュ上 にない場合はそれを必ずキャッシュにもってきて、将来 の再参照に備えるようにしている。一方、キャッシュは 後者の空間的局所性も利用している。空間的局所性の意 味するところは「あるアドレスがアクセスされたら、近 い将来その近くのアドレスもアクセスされる」というこ とである。すなわち、データを新たにメモリからキャッ シュに持ってくるときは、今アクセスされたアドレスの データだけをキャッシュに持ってくるのではなく、その 20 付近のデータも一緒にキャッシュに持ってくるようにす れば、将来その付近のアドレスのデータへのアクセスが あってもそのデータはキャッシュにあるためアクセス時 間が短くて済むととが多い。このため、キャッシュは一 定長(十数バイトから百バイト程度)のラインごとに分 割されており、キャッシュとメモリとのデータのやりと りはライン単位に行われている。例えば、ある1つのデ ータを読むためにはそれを含む1ラインのデータ全てを キャッシュに持ってくるようにしている。

【0004】キャッシュはメモリアクセス時間を短縮す 30 るのに有効であるが、局所性がないプログラムにに対し ては無駄になることがある。例えば次のプログラムを考 えてみる。なお、 f l o a t は浮動小数点データの宣言 を意味し、i++はiに+ 1 することを意味する。

ここで配列aへの参照を考える。このプログラムで参照 される配列aの要素は、a〔0〕,a〔10〕,a〔2 もしキャッシュ上に存在していればそれを使い、なけれ 40 0), …, a [990]である。それぞれ必ず違った要 素が参照されるので、時間的局所性は存在しない。また 空間的局所性を考えると、例えばキャッシュの 1 ライン が32パイト、配列要素1個が4パイトという想定のも とでは、1ラインには配列の要素は8個分しか保持され ず、上のプログラムのように10個おきにデータがアク セスされる場合にはライン中の他のデータは全く利用さ れない。すなわち(空間の大きさを32パイトとすれ ば)空間的局所性もない。

> 【0005】とのようなキャッシュへの無駄なロードを 50 避けるため、キャッシュバイパスという機能 (命令) を

もつプロセッサがある。とれはメモリ中のデータを参照 する命令について、そのデータがキャッシュ中に存在し ない場合でも、それをキャッシュに置かないで直接使用 するととを指示できるようにしたものである。上のプロ グラムの配列aへの参照のようにキャッシュにデータを 置いても無駄なことがわかっている場合は、その命令を 使い、aの要素をキャッシュに置かないようにすること ができる。とのような機能を備えたプロセッサについて は、例えば、リー:「オン・ザ・フローティング・ポイ ント・パフォーマンス・オブ・ザ・i860・マイクロ 10 プロセッサ」、インターナショナル・ジャーナル・オブ ・ハイ・スピード・コンピューティング、ヴォリューム 4、ナンバー4(1992)、第251頁から267頁 (K. Lee: "On the Floating *

*Point Preformance of the i860 Microprocessor", Int ernational Journal of Hig h Speed Computing, Vol. 4. No. 4 (1992), pp. 251-267) に記載がある。また一般にキャッシュ技術に対する解説 としては、情報処理、ボリューム33、ナンバー11 (1992)、第1348頁から1357頁に記載があ る。

[0006]

【発明が解決しようとする課題】上記従来技術では、空 間的局所性と時間的局所性を持つデータを扱うプログラ ムでキャッシュが有効利用できない場合がある。これを 以下のプログラムで説明する。

```
float a(100), b(1000)(100);
f \circ r \quad (i = 0; i < 1000; i++) 
     for (j=0; j<100; j++) {
           ···a (j) ···
           …b(i)(j)…
     }
```

このプログラムは2重ループで、aとbの2つの配列を 参照している。 aは1次元配列で大きさは100*4= 400バイト、bは2次元配列で大きさは1000*1 00*4=400キロバイトである。キャッシュのサイ ズが32キロバイトという想定であれば、これらの全て のデータをキャッシュに収めることは不可能である。配 列aは内側のループではa [0], a [1], a [2], …, a [99]と100個の要素が参照され る。外側のループによりこれが1000回繰り返され、 同じ要素が1000回参照されることになる。 すなわち 配列aの参照は時間的局所性と空間的局所性(連続する アドレスを順次アクセスするので)を併せ持つ可能性が 髙い。配列aの大きさはキャッシュサイズより小さいの で、全体がキャッシュに収まる。したがって1度配列要 素をキャッシュに持ってくれば残りの999回の参照 は、理想的にはキャッシュヒット(データがキャッシュ 上に存在)するはずである。一方、配列 b はループ全体 で順にb(0)(0), b(0)(1), …, b(0) (99), b(1)(0), b(1)(1), ..., b (1) (99), b (2) (0), b (2) (1), ···, b (999) (99) &1000*100= 100000個の要素が参照される。同じ要素が2度参 照されることはないので時間的局所性はないが、空間的 局所性はあるのでキャッシュが有効に働く。すなわち、 キャッシュの1ラインに配列要素が8個分はいるという 想定では、1つの要素(例えば b 〔0〕〔0〕)を参照 すると後続する7つの要素(b〔0〕〔1〕, …, b (0) (7)) も一緒にキャッシュにはいるので、後の 7回の参照はキャッシュヒットになる。

【0007】さて、配列bの大きさはキャッシュサイズ よりも大きいので、その全体をキャッシュにいれること はできない。とするといつかは、以前キャッシュに入っ ていたデータを追い出して新たにそとにデータを入れる ということが必要になる。このとき、どのデータを追い 出すかというのが問題になるが、上のプログラムの場 合、配列aのデータを追い出すよりも、配列 b のデータ を追い出したほうがよい。なぜなら配列aの各要素は何 30 度も参照されるけれども配列bのデータは1度しか参照 されないからである。一般のキャッシュでは、どのデー タをキャッシュから追い出すかはランダムまたはLRU (Least Recently Used)という選 択方法を採っている。ランダムは追い出すエントリを文 字通りランダムに選ぶもので、データの使用状況は全く 考虑されない。LRUは最後にアクセスされた時刻が最 も古いデータをキャッシュから追い出すという選択方法 である。これは、言ってみればデータの過去の参照状況 をみてそれをキャッシュに残すかどうか追い出すかを決 40 めるものである。いずれにしても、そのデータが将来再 使用されるかどうかを直接考慮したものではない。従っ て上のプログラムの場合、配列bが追い出されて配列a が残されるという保証はなかった。すなわち従来技術で は、特定のデータ(例えば将来再使用されることが明ら かデータ)をキャッシュから追い出さないようにする、 ということができなかった。また、プログラマまたはコ ンパイラが、特定のデータに対し、そのデータが再使用 される可能性が高いのでそれをキャッシュから追い出さ ないようにするという指示を与えることができなかっ

50 た。この結果、プログラムによってはキャッシュが有効

利用されない(キャッシュヒットが少ない)場合がある という問題点があった。本発明の目的は、特定のデータ をキャッシュからなるべく追い出さないようにすること が可能なキャッシュ装置を提供することにある。本発明 の別の目的は、プログラマまたはコンバイラが、特定の データに対し、そのデータをなるべくキャッシュから追 い出さないようにするという指示を与えることができ る、キャッシュ装置を含む情報処理装置を提供すること にある。

[0008]

【課題を解決するための手段】上記目的を達成するた め、中央処理装置に接続され、それぞれがデータ領域お よび制御情報領域を有する複数のエントリを備えるキャ ッシュ装置において、エントリ中のデータのキャッシュ からの追い出しを優先的に阻止するreuse情報を前 記制御情報の1つとして設け、キャッシュ置換時に制御 情報に基づきキャッシュから追い出すエントリを選択し かつreuse情報の設定されていないエントリを優先 して選択する選択手段を設けている。また、中央処理装 設定をする命令の実行に応じて、エントリにデータを格 納すると共にreuse情報の値を設定する手段を設け ている。さらに、キャッシュ装置をセットアソシアティ ブ方式のキャッシュ装置としている。さらにまた、キャ ッシュ装置を2ウェイ・セットアソシアティブ方式のキ ャッシュ装置としている。さらにまた、前記reuse 情報を1ビット情報としている。

[0009]

【作用】課題で挙げたプログラムを例にとって作用の説 明をする。プログラムはループの中でaとbの2つの配 30 列要素の参照があるが、そのうちaの要素 (データ) を 参照する(ロードする)命令では命令語で、該データを なるべくキャッシュから追い出さないように指示し、b の要素を参照する命令では、そのような指示をつけな い。 これはプログラマまたはコンパイラより行なわれ る。メモリアクセス命令は命令語中にその情報を指定す るビットを持つようにしているので、これが可能であ る。データをメモリからキャッシュにフェッチする際、 命令語に上記指定があれば、フェッチしたデータを格納 するエントリに、当データはなるべくキャッシュから追 40 い出されないようにする、という情報(reuse情 報)を付け加える。よってaのデータを格納するキャッ シュエントリにはそのような情報が設定され、bの要素 を格納するエントリには設定されない。以前或るキャッ シュエントリに入っていたデータを追い出して新たにそ こに別のデータをいれるということが必要になった場 合、上記情報が設定されていないエントリが優先的にキ ャッシュから追い出される。例の場合、aのデータを格 納したエントリよりもDのデータを格納したエントリか

キャッシュからなるべく追い出さないようにすることが 可能なキャッシュ装置が得られる。また、プログラマま たはコンパイラが、特定のデータに対し、そのデータを なるべくキャッシュから追い出さないようにするという 指示を与えることができる、キャゥシュ装置を含む情報 処理装置が得られる。

[0010]

【実施例】以下本発明の一実施例を説明する。図2は本 発明のキャッシュを含む情報処理装置の構成図である。 10 キャッシュ202はアクセス速度の速い小容量の記憶装 置で、主メモリ204(以降単にメモリ)はアクセス速 度の遅い大容量の記憶装置である。キャッシュとメモリ はともにバス203とつながっており、またCPU20 1はキャッシュを介してバスとつながっている。プログ ラムを実行する際、CPUが参照するメモリ内容は、も しキャッシュ上に存在していればそれを使い、なければ メモリまでアクセスしにいく。なお、図2の構成図は従 来のキャッシュでも同じである。

【0011】図3は本発明の一実施例のキャッシュの構 置におけるメモリデータの参照とreuse情報の値の 20 成図である。本キャッシュは2ウェイセットアソシアテ ィブ (セット1 (301) とセット2 (302) の2つ のセットからなるアソシアティブキャッシュ) である。 キャッシュ容量は全体で8 kバイト、すなわち1つのセ ットの容量は4 kバイトであり、ととにデータがライン を単位に配列的に格納されている。 1 セットは 0 番から 127番までの128個のライン (エントリ) 306か らなる。とのラインの番号をインデクス307と呼ぶ。 1ラインには32パイトのメモリデータが格納される (32*128=4096パイト)。1語が4パイトで あるとすると、1つのエントリには8語格納可能であ る。1つのラインは制御ビット303、タグ304、デ ータ305の3つの部分からなる。これについては図4 で説明する。

【0012】図4は本発明のキャッシュの1ラインの構 成を示した図である。ライン(306)は制御情報が格 納される制御情報領域とデータが格納されるデータ領域 を有し、制御情報としてempty情報、recent 情報、dirty情報、およびreuse情報が設けら れ、実施例では各情報は1ピット情報とされ、制御情報 領域は制御ビット(303)からなる。また、データ領 域は、実施例ではタグ(304)、データ(305)か らなる。そして制御ビットはemptyピット(40 1)、recentピット(402)、dirtyピッ ト (403)、およびreuseピット (404) から なる。データはメモリ中のデータの値を格納するフィー ルドである。タグは今格納しているデータが、どのメモ リアドレスに対応するものかを特定するフィールドであ る。 emptyピットは当ラインが空きであるかを示す (真のとき空き)。 recentビットは当セットのラ らデータが追い出される。このように、特定のデータを 50 インが、もう一方のセットのラインよりも後にアクセス

されたかどうか、すなわち最新のアクセスであるかを示 す (真のとき最新) 。recentビットは、本キャッ シュがLRU(Least Recently Use d) に基づく置換方法を用いているため必要となる。 d irtyピットは当キャッシュラインに書き込みがあっ たかを示す(真のとき書き込みあり)。reuseビゥ トは、当ラインのデータが将来再び使用される可能性が 高いことを示す。このビットは当該メモリアドレスを参 照する命令により設定され、キャッシュ置き換えが必要 になったときに参照されるが、これについては後で詳し 10 く説明する。

【0013】図5はメモリアドレスを2進表現したとき の構成を示す図である。アドレスは32ビットで、タグ 501、インデクス502、ポジション503の3つの 部分にわかれる。タグは20ビットでこれがキャッシュ ラインのタグ(304)と対応する。 インデクスは7ピ ットでこれをキャッシュラインのインデクスとして用い る(2の7乗=128であるからこの7ピットによりキ ャッシュラインが特定できる)。 ポジションは5ビット で、ライン中のバイト位置を特定するのに使われる(2) の5 乗=32であるからこの5ピットでバイト位置が特 定できる)。

【0014】次に図6を用いて、メモリアクセスが生じ たときの本発明のキャッシュの振舞いを説明する。さ て、メモリアクセスが発生したとする。この時メモリア ドレス (602) のうちインデクス (502) の値をイ ンデクスとしてキャッシュライン配列のエントリを特定 する。2ウェイのセットアソシアティブであるので、1 つのインデクスに対しエントリは2つ(セット1のエン トリ603とセット2のエントリ604) 特定される。 次に当該のメモリアドレスのタグ(501)の値とエン トリ内に格納されたタグの値(605および606)を 比較器601で比較する。タグの値が等しいエントリ内 にはメモリロケーション内容の写しがキャッシュエント リに格納されていると判断する。すなわち、メモリアド レスのタグ値 (501) とキャッシュエントリのタグ値 (605または606) が等しければキャッシュヒット となる。この場合メモリアクセスはキャッシュアクセス に置き換えられ、高速アクセスが可能となる。タグの値 が等しいエントリがない場合、キャッシュ内にメモリロ 40 ケーションの写しが格納されてないと判断し、キャッシ ュアクセスの代わりに低速なメモリアクセスが必要とな る。

【0015】キャッシュ内にメモリロケーションの写し がない場合はさらに、その写しをキャッシュに格納す る。これは以下のように行う。タグの値の等しいエント リがなかった場合は、2つのエントリの制御ビットのe mtpyピットを調べる。少なくともどちらか一方のe mp t y ビットが真であれば、そのキャッシュエントリ が空きであるので、メモリから読み出したデータをそと 50 意味する。従来のキャッシュシステムにおけるキャッシ

に格納する。いずれのエントリのemptyビットが偽 であれば、2つのうち一方をキャッシュから追い出す。 このときどちらを追い出すかの判断に reuseビット とrecentビットを用いる。これを表で示したのが 図1であり、以下これを説明する。図1は2つのエント リ1 (603) とエントリ2 (604) のうち、どちら を追い出しエントリとするか、選択する様子を示す図で ある。エントリ1 (603) はセット1に、エントリ2 (604) はセット2に属する。2つのセットのエント リの制御ピットの中のreuseピットとrecent ビットを、追い出しエントリ選択手段101の入力と し、追い出すエントリを選択する。選択手段101は上 記の4つのピットを入力とし、0か1かを出力する。0 はエントリ1を1はエントリ2を選択することを意味す る。入力と出力の関係を示したのが図1(b)の表10 2である。この表の意味するところを説明すると次のよ ろになる。2セットのうち一方だけにreuseビット が立っている (真になっている) 場合は、そうでない (偽になっている) 方のセットのエントリを選択する。 20 両セットのreuseビットとも真、または両セットと も偽になっている場合は、2セットの内の古い(rec entビットが偽) エントリを選択する (recent ビットは初期状態では両セットとも偽となっているが、 そのアクセスがあれば必ず一方のセットが真、他方が偽 となっていて、両方が真となることはない)。rece n t ビットが両方とも偽になっている場合はどちらを選 択してもよい(0/1により表示)。追い出すエントリ が決まったら、そのエントリ内容が変更されているかど うか (dirtyピットが真かどうか) 調べ、そうなら 30 ばこのエントリの内容をメモリに書き込む。変更されて いなければ (dirtyピットが偽) 何もしない。 古い エントリの追い出しが完了すれば、メモリロケーション 内のデータを読み出しその値を、追い出したキャッシュ エントリに格納し、そのエントリのrecentビット を真にし、追い出されなかった方のエントリのrece n t ピットを偽とする。

【0016】図7は本発明で適用するロード命令と、そ れがキャッシュエントリのreuseピットに設定され る様子を示した図である。ロード命令の命令語702に はREUSE指定があるかどうかを示すビット(70 4)を含む。とのピットが真であれば、当該ロード命令 でアクセスしたデータを含むキャッシュエントリ(30 6) のreuseピット (401) は真となる。

【0017】次に図8のプログラムを例にとって、従来 のキャッシュシステムと本発明のキャッシュシステムの 振舞いの違いを説明するが、その前に従来のキャッシュ ラインの制御ビットと追い出しエントリの選択方法につ いて簡単に説明する。なお、図8において、intは整 数 (s) の宣言を意味し、 t+=2は2を加えることを

ュラインの制御ビットはemptyビット、recen tピット、およびdirtyピットの3つのピットから 構成されている。そして、キャッシュラインが競合した ときは、recentビットが偽のエントリ、すなわち 最後にアクセスされたのがより古い方のエントリをキャ ッシュから追い出すようにしている。図8のプログラム の2重ループにおいて、外側ループ(802)の1回目 のイタレーション (繰返し (単位)、例えば、99回の ループがあるとき、その各回をイタレーションという) が完了したとする。この時点で、配列a, bのアクセス 10 した部分は次の通りである。

a (0. . 1) (1. . 1023), b (1. . 102 3)

ここで例えばb (1..1023)はb(1), b 〔2〕, …, b [1023] を表す。このうち、配列a は外側ループのイタレーションの進行に伴いアクセス位 置が変化していく。一方配列b(外側ループについて は) はアクセス位置が変化しない (というか配列 b 全体 であるが、その全容量はサイズ的にキャッシュに収ま る)。したがって配列 b 〔1...1023〕が長い間キ 20 シュにはいる。その際追い出されなかった方の b 〔J〕 ャッシュに保持され、外側ループの個別のイタレーショ ンで再利用できるなら高速化の面で都合がよい。しか し、2ウェイセットアソシアティブキャッシュの場合に は配列bがずっとキャッシュに保持されるとは限らな い。というのは配列bの要素b〔j〕は配列aの要素a (i)(j)、要素a(i+1)(j)とキャッシュラ インを競合するからである。それを以下説明する。なお ととで、2次元配列は2次元目 (jの方) が速く変化す るようにメモリ上に配置されるとする。 図5で示したよ うに、あるアドレスのデータが入るべきキャッシュライ 30 ン (インデクス) はその中位7 ビットによって決まる。 従って2 つの配列要素があったときそのアドレスの中位 7ビットが等しければそれらは同じラインに入る (キャ ッシュラインの競合)。ただし2ウェイセットアソシア ティブであれば1つのインデクスに2つのエントリが対 応する。b〔j〕のアドレスは「配列bの先頭アドレス (b(0) O 7 F V X O C E) + j * 4 J, a(i)(j)のアドレスは「配列aの先頭アドレス(a (0) (0) $07 + 1 \times 4096 +$ ドレスはちょうど4096だけ異なり、この2つは明ら かに同じキャッシュラインに入る。また、aの先頭アド レスとbの先頭アドレスの差が4096の倍数であれば (aの大きさは4096バイトなので、これは成り立つ 可能性が高い)a〔i〕〔j〕とb〔j〕もやはり同じ キャッシュラインに入る。故に、b (j), a (i) (j), a [i+1] (j]はキャッシュラインを競合 する。

【0018】図9は、図8のプログラムを機械語イメー

けたというのは、いま注目している配列a、bへのアク セスを明示的に10ad()により示しているというこ とである。ととで、r0、rl、r2はレジスタを指 す。ループ内の配列要素アクセスはa〔i〕〔j〕、a [i+1] [j]、b[j]の順に行われる。内側ルー プのイタレーションを固定(jの値が固定のJ)し、外 側ループのイタレーションを順次に増大させて以下従来 のキャッシュの振舞いを考える。さて、外側ループの初 回のイタレーション (iの値は0) において、3つの配 列要素参照a〔0〕〔J〕, a〔1〕〔J〕, b〔J〕 はキャッシュラインを競合し、そして置換方式がLRU であるので、3つのうちa [1] [J] とb [J] がキ ャッシュに残る。とのうちb〔J〕のrecentビッ トが真となる。外側ループの次のイタレーション(iの 値は2)では、最初a〔2〕〔J〕がアクセスされる。 との時点で対応するキャッシュエントリにはa (1) 〔J〕とb〔J〕が残っているが、a〔1〕〔J〕の方 のrecentビットが偽であるので、a [1] [J] がキャッシュから追い出され、a〔2〕〔J〕がキャッ のrecentビットが偽になり、新しくキャッシュに 入ったa [2] [J] のrecentピットが真にな る。次にa〔3〕〔J〕がアクセスされ、これに伴いb [J]がキャッシュから追い出され、a〔3〕(J)が キャッシュにはいる。最後にb(J)がアクセスされ、 a〔2〕〔J〕がキャッシュから追い出されb〔J〕が キャッシュにはいる。外側ルーブイタレーションの3回 目以降は2回目以降とほぼ同様になる。 ことで注目すべ きはb〔J〕が一旦追い出され、それから新たにフェッ チされている点である。つまり外側ループイタレーショ ンの任意の回(iが任意の値、jが任意の値J)で、b 〔J〕のメモリからのフェッチが発生している点であ る。 j の値は任意であったのでこれは配列 b の全体がキ

【0019】次に、本発明のキャッシュシステムで上記 のプログラムがキャッシュを有効利用できることを示 す。図8を本発明のシステムの機械語イメージに近付け ある。よってa〔i〕〔j〕とa〔i+1〕〔j〕のア 40 たプログラムを図10に示す。このプログラムではメモ リアクセスを1oad()で明示指定し、その際REU SEかどうかを指定してある。さて、本発明のキャッシ ュで先程と同様に図10のプログラムの実行を追ってみ る。内側ループのイタレーションを固定(jの値が固定 のJ)し、外側ループのイタレーションを順次に増大さ せて以下考える。外側ループの初回のイタレーション (iの値は0) において、3つの配列参照a [0] (J), a(1)(J), b(J) d+vを競合し、そして置換方式がLRUであるので、3つの シに近付けたプログラムである。機械語イメーシに近付 50 うちa{1]〔J〕とb〔J〕がキャッシュに残る。そ

ャッシュに全く残っていなかったことを意味する。以

く有効に活用できないことを示した。

上、従来のキャッシュシステムではキャッシュをまった

して b (J) は r e c e n t ビットが真となる (a (1) (J)はrecentビットが偽)。さらにb (J)のアクセスはREUSE指定であり(1006) そのreuseビットも真となる。外側ループの次のイ タレーション(iの値は2)でも3つの配列参照 a (2) (J)、a(3) (J)、b(J)がある。最初 a (2) (J) がアクセスされることに伴いa (1) 〔J〕がキャッシュから追い出され(reuseビット もrecentヒットも偽のため)、a〔2〕〔J〕が キャッシュに入る。次にa〔3〕〔J〕がアクセスさ 10 れ、これに伴いa(2)〔J〕とb〔J〕のどちらかが キャッシュから追い出されることになる。 a 〔2〕 (J)はreuseビットが偽、recentビットが 真であり、一方b(J)はreuseビットが真、re centビットが偽である。従って図 1 で示した通りa (2) (J)が追い出されるエントリとして選ばれ、b [J] が残る。そしてa [3] [J] がキャッシュに入 る。最後にb〔J〕がアクセスされるが、この場合b (J)がすでにキャッシュにあり(キャッシュヒッ ト)、メモリからロードする必要はない。 もちろんb (J)はrecentかつreuseとなる。外側ルー ブイタレーションの3回目以降は2回目とほぼ同様にな るが、念のために3回目も示しておく。外側ループの3 回目のイタレーション(i の値は4)では、a〔4〕 [J]、a [5] [J]、b [J] の3つが参照され る。最初a [4] [J] がアクセスされこれに伴いa (3) (J)がキャッシュから追い出される(4) (J)がキャッシュに入る。次にa〔5〕〔J〕がアク セスされこれに伴いa〔4〕〔J〕とb〔J〕のうち一 方がキャッシュから追い出されることになる。a〔4〕 (J) trecnet, b (J) treusecab. したがってa 〔4〕 〔J〕 が追い出される。 そしてa (5) (J)がキャッシュに入る。最後に b (J)がア クセスされこの場合 b 〔J〕がすでにキャッシュにあ り、キャッシュヒットになる。ととで注目すべきはb (J)が一旦キャッシュにフェッチされると以降は一度 も追い出されていない点である。つまり外側ループイタ レーションの初回で配列b全体がメモリからキャッシュ にフェッチされると、以降フェッチが全く発生していな い点である。言い換えると、配列 bへのアクセスは時間 40 的局所性をフルに引き出せたということで、これが本発 明のキャッシュの利点である。

[0020]

【発明の効果】本発明によれば、キャッシュの各エントリが、そのエントリのデータをなるべくキャッシュから追い出さないようにすることを示すreuse情報を持つので、キャッシュ置換時、どのエントリをキャッシュから追い出すかを決定する際、この情報を利用できる。すなわち、その情報を持つエントリを優先的にキャッシ

ュに残すようにできる。また、メモリデータの参照と r e u s e 情報の値の設定をする命令の実行に応じて、エントリにデータを格納すると共に r e u s e 情報の値が設定されるので、ユーザまたはコンパイラが特定のデータをなるべくキャッシュに残すように指示することが可能となる。そして、キャッシュミスが少なくすることが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例の追い出しエントリの選択に 係る構成および選択を説明するテーブルを示す図であ る。

【図2】キャッシュを含む情報処理装置の構成を示す図 である。

【図3】本発明の一実施例のキャッシュの構成を示す図 である。

[図4]本発明の一実施例のキャッシュの1ラインの構成を示す図である。

【図5】メモリアドレスの構成を示す図である。

[図6] キャッシュアクセスの仕組みを説明するための 20 図である。

【図7】本発明で適用されるロード命令および該命令の キャッシュに対する作用を示す図である。


【図8】 キャッシュの動作を説明するためのプログラム を示す図である。

【図9】従来のキャッシュの動作を説明するために図8 のプログラムを機械語イメージに近づけたプログラムを 示す図である。

【図10】本発明のキャッシュの動作を説明するために 図8のプログラムを機械語イメージに近づけたプログラ 30 ムを示す図である。

【符号の説明】

- 101 追い出しエントリ選択手段
- 201 CPU
- 202 キャッシュ
- 203 バス
- 204 メモリ
- 301 セット1
- 302 セット2
- 303 制御ビット
- 0 304 タグ
 - 305 データ
 - 306 ライン
 - 307 インデックス
 - 401 emptyピット
 - 402 recentent
 - 403 dirtyピット
 - 404 reuseピット 603 エントリ1
 - 604 エントリ2



```
【図8】
                  【図7】
             (B)7}
                                                                       (図8)
LOAD. REUSE
                                                                                              _____801
                                                  int s,a(1024)(1024), b(1024);
                                                                                               ____ 802
                                                  for (i=o: i<1024; i+=2)
                                                                                                ____ 803
                                                     for (j=o; j<1024; j++)
                                                                                                ___ 804
                                                         s=3+a(i)(j)+a(i+1)(j)+b(j);
                                  キャッシュ
                                                                                【図10】
                                                                               [図10]
                  reusets)(404)
                                                                                                        ___ 1001
                                                          int s,a(1024)(1024),b(1024);
                                                                                                     _____1002
                                                          for (i=o; i<1024; i+=2)
                       [図9]
                                                                                                     _____1003
                                                             for (j=0; j<1024; j++){
                     (図9)
                                                                                                       ___1004
                                                                load(ro, &a(i)(j), NO_REUSE);
                                                                                                      ____1005
                                                                load(rl, %a(i+1)(j), NO_REUSE);
                                          901
int s,a(1024)[1024],b(1024];
                                                                                                        ___1006
                                                                load(r2, ab(j), REUSE);
                                          902
for (i=o; i<1024; i+=2)
                                                                                                        ____1007
                                                                s=s+ro+rl+r2;
                                          ____903
  for (j=o; j<1024; j++)(
                                                                                                        ___1008
                                          ____904
     load(ro, &a[i][j]);
                                           905
     load(rl, &a(i+1)(j));
                                           906
     load(r2, &b(i));
                                               __ 907
     s=s+ro+r1+r2;
                                              ___ 908
```